


2026-07-16-学习日报

X86 平台主板架构 — 学习日报

今日系统梳理了 X86 主板的构成与各核心组件的作用，重点关注 **CPU** → **PCH** → **外设** 的分层设计理念。

一、核心架构总览



组件	连接方式	说明
DIMM 插槽	CPU 直连 （通过 IMC）	不走 PCH，最低延迟
独立显卡	CPU 直连 PCIe x16	可拆分为 x8+x8 双卡
NVMe M.2 SSD	CPU 直连 PCIe x4	系统盘最优位置
PCH （芯片组）	DMI / PCIe 链路	所有低速设备经此桥接
EC / SIO	LPC/eSPI → PCH	电源/键鼠/硬监控
SPI Flash	SPI → PCH	存储 BIOS/UEFI 固件

组件	连接方式	说明
PCIe 扩展插槽	经 PCH 桥接	网卡/声卡等

为什么这样设计？

一颗 CPU 的**引脚数有限**。如果把 SATA、USB、网卡、声卡、额外 PCIe 槽的数百条连线全部直接引出，CPU 尺寸、供电和主板布线难度将不切实际。

PCH 作为多路复用器，用极少的 CPU 引脚（8 或 4 对差分线），就换回了上千个下游接口。这是 X86 主板分层架构的核心理由。

二、各组件深入

2.1 **DDR** — 双倍数据速率内存

类型	每周期传输次数	原理
SDR（单倍）	1 次	只在时钟信号 上升沿 传输
DDR（双倍）	2 次	上升沿 + 下降沿 各传一次

DDR 技术让内存在不提高核心时钟频率的前提下，数据传输速率直接翻倍。

2.2 **PCIe** — 高速串行总线

- **分层架构**：物理层 → 数据链路层 → 事务层
- **最小单元**：Lane（通道），可组合为 $\times 1 / \times 4 / \times 8 / \times 16$
- **全双工通信**，每条 Lane 独立收发
- 支持热插拔、链路训练、电源管理

2.3 **PCH** — Platform Controller Hub

替代传统南北桥架构中的「南桥」功能。

集成的功能模块：

- SATA / eSATA 控制器（硬盘接口）
- USB 2.0/3.x 控制器（外设接口）
- High Definition Audio（音频）

- Gigabit Ethernet MAC（网络）
- SPI Controller → 连接 BIOS Flash
- LPC / eSPI → 连接 EC 和 SIO
- SMBus / I2C → 系统管理总线

- Intel 平台按 **H/B/Q/Z** 系列区分功能等级
- 通过 DMI 与 CPU 互联（DMI 本质是 PCIe 变体）
- **DMI 带宽参考**：Intel DMI 4.0 ~16GB/s | AMD PCIe 4.0 x4 ~8GB/s

2.4 **EC** — 嵌入式控制器

属性	说明
内核	独立低功耗 MCU（8051 / Cortex-M）
供电	系统关机后仍由电池供电运行
通信	通过 LPC/eSPI 与 PCH 通信

功能清单：

- **电源管理** — 开机 / 关机 / 休眠时序控制
- **键盘矩阵扫描** + PS/2 模拟
- **温度传感器** + 风扇转速控制（Thermal/Fan）
- **电池充放电管理** + 电量检测
- Lid Switch（合盖检测） / LED 指示灯

开机时序：

电源按钮 → EC 收到信号 → EC 启动电源轨
→ EC 释放 RSMRST 信号 → CPU 上电 → 系统启动

2.5 **SIO** — Super I/O 控制器

属性	说明
总线	通过 LPC 连接 PCH
厂商	Nuvoton、ITE、Microchip

属性	说明
定位	在现代平台部分功能被 EC 取代，但 服务器/工业主板 仍广泛使用

功能清单：

- 串口 (COM/UART 16550) — 调试控制台
- 硬件监控 (HWM) — 温度 / 电压 / 风扇转速
- PS/2 键鼠接口（部分保留）
- LPC TPM 支持（可信平台模块）

三、今日要点总结

核心认知

X86 主板 = CPU 直连高速设备 + PCH 桥接低速设备 的分层架构

CPU 只直连三类最敏感的设备：

1. **内存**（通过 IMC）— 计算核心的数据粮仓
2. **独立显卡**（PCIe x16）— 图形/并行计算
3. **主 NVMe SSD**（PCIe x4）— 系统盘响应速度

其余所有外设（硬盘、USB、网卡、音频、键鼠、BIOS Flash 等），都通过 **PCH** 统一管理，再经一条 DMI 链路与 CPU 通信。**EC** 和 **SIO** 则负责底层硬件的精细控制。

 笔记基于 [26.7.16学习](#) 及关联笔记整理